## (19) 世界知的所有権機関 国際事務局





(43) 国際公開日 2005年2月17日(17.02.2005)

**PCT** 

## (10) 国際公開番号 WO 2005/015548 A2

(51) 国際特許分類7:

**G11B** 

(21) 国際出願番号:

PCT/JP2004/011584

(22) 国際出願日:

2004年8月5日 (05.08.2004)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

特願2003-289306 2003 年8 月7 日 (07.08.2003)


- (71) 出願人(米国を除く全ての指定国について): 松下電 器産業株式会社 (MATSUSHITA ELECTRIC INDUS-TRIAL CO., LTD.) [JP/JP]; 〒5718501 大阪府門真市大 字門真1006番地 Osaka (JP).
- (72) 発明者; および
- (75) 発明者/出願人 (米国についてのみ): 橋本 清一 (HASHIMOTO, Kiyokazu).

- (74) 代理人: 特許業務法人池内・佐藤アンドパートナー ズ (IKEUCHI SATO & PARTNER PATENT ATTOR-NEYS); 〒5306026 大阪府大阪市北区天満橋1丁目8番 30号 OAPタワー26階 Osaka (JP).
- (81) 指定国(表示のない限り、全ての種類の国内保護が 可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM. DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.
- (84) 指定国(表示のない限り、全ての種類の広域保護が可 能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD, SL, SZ, TZ, UG, ZM, ZW), ユーラシア (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), ヨーロッパ (AT, BE, BG,

[続葉有]

(54) Title: OPTICAL DISC DEVICE

(54) 発明の名称: 光ディスク装置



- 27... LASER DRIVE CIRCUIT 26... LASER DRIVE WAVEFORM GENERATION CIRCUIT
- 25... MODULATION CIRCUIT
- 24... MODULATION/DEMODULATION CONTROL CIRCUIT
  23... ERROR CORRECTION/ADDITION CIRCUIT
  2... DISC MOTOR

- . OPTICAL HEAD . SERVO SIGNAL/REPRODUCTION
- SIGNAL GENERATION CIRCUIT
- 5... FO/Tr CONTROL UNIT
  16... REPRODUCTION SIGNAL DETECTION CIRCUIT
- 17... RECORDING/REPRODUCING PLL CIRCUIT
- 22...DEMODULATION CIRCUIT
  28...GATE SIGNAL GENERATION CIRCUIT
- 6... WOBBLE DETECTION BALANCE ADJUSTMENT CIRCUIT 6a...GAIN VARIABLE AMPLIFIER 6b... GAIN VARIABLE AMPLIFIER 8... WOBBLE DETECTION DIFFERENTIAL AMPLIFIER 14... WOBBLE SIGNAL DETECTION CIRCUIT

- 12...AMPLITUDE DETECTION CIRCUIT
  18...RESIDUAL COMPONENT REMOVAL CIRCUIT
  20... LPP BINARIZATION CIRCUIT
- 1... LPP ADDRESS DETECTION CIRCUIT
  ... WOBBLE BALANCE DETECTION CIRCUIT
- 30... ADDITION AMPLIFICATION CIRCUIT
- 32...BINARIZATION CIRCUIT 33... LATCH CIRCUIT
- 34... CONTROL SIGNAL GENERATION CIRCUIT

(57) Abstract: An optical disc device includes: a balance adjustment circuit (6) for adjusting the level of a first and a second detection signal obtained from a tracking detector; a differential circuit (8) for generating a difference signal between the adjusted first and the second detection signal; an AD conversion circuit (10) for converting the difference signal into a digital signal; a wobble signal detection circuit (14) for detecting a wobble signal from the digital-converted difference signal; an addition circuit (30) for generation a sum signal of the adjusted first and second detection signal; a binarization circuit



## 

CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PL, PT, RO, SE, SI, SK, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, MR, NE, SN, TD, TG).

2文字コード及び他の略語については、定期発行される 各PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

## 添付公開書類:

国際調査報告書なし;報告書を受け取り次第公開される。

<sup>(32)</sup> for converting the sum signal into a binary signal; a latch circuit (33) for latching the binary signal and converting it into a timing signal; a control signal generation circuit (34) for generating a control signal according to the timing signal and the digital-converted difference signal; a residual component removal circuit (18) for removing the residual signal component contained in the digital-converted difference signal according to the control signal and outputting an LPP detection signal; and an address detection circuit (21) for detecting address information from the LPP detection signal. Thus, it is possible to surely detect the wobble signal and the LPP signal with a simple configuration.

<sup>(57)</sup> 要約: トラッキングディテクタから得られる第1、第2の検出信号のレベルを調整するバランス調整回路(6) と、調整された第1、第2の検出信号の差信号を生成する差動回路(8)と、差信号をデジタル信号に変換するAD変換回路(10)と、デジタル変換差信号からウォブル信号を検出するウォブル信号検出回路(14)と、調整された第1、第2の検出信号の和信号を生成する加算回路(30)と、和信号を2値化信号に変換する2値化回路(32)と、2値化信号をラッチしてタイミング信号に変換するラッチ回路(33)と、タイミング信号およびデジタル変換差信号に基づいて制御信号を生成する制御信号生成回路(34)と、制御信号に基づきデジタル変換差信号中に含まれる残留信号成分を除去してLPP検出信号を出力する残留成分除去回路(18)と、LPP検出信号からアドレス情報を検出するアドレス検出回路(21)とを備える。簡略な構成によりウォブル信号とLPP信号とを確実に検出する。